RC2014 Device Map

Dette er et innlegg relatert til byggingen av RC2014, se introduksjon, og vil mer eller mindre være mine egne notater relatert til dette spesifikke temaet.

Device Map

Zilog Z80-prosessoren benyttet innenfor RC2014-maskinene, se RC2014 Prosessor, skiller mellom håndtering av minne (RAM og ROM) ved bruk av henholdsvis MREQ og IORQ signalene. Dette eksplisitte skillet er interessant, i dag er man mer vant til at alt er plassert innenfor det samme adresseområdet - hvis vi har et forhold til dem i det hele tatt!

Utover bruken av ekstra signaler for å skille mellom dem så forenkler det mye av logikken som kreves. For å referere RC2014 Memory Map så ser man at disse gjerne forbruker hele blokker av 4K adresser, men for enheter så trenger man gjerne kun en håndfull adresser - de resterende adressene innenfor den brukte blokken er vanligvis "bortkastet". En oversimplifisering av logikken fører også til en duplisering av enheter på alle adresse der det samme bit-mønsteret går igjen.

$00 00000000 0	Digital IO – 0	R=Knapper W=LED
$38 00111000 56	ROM/RAM Paging	W=Bytt aktiv modul
$80 10000000 128	Serial IO – 0	R=Status W=Control
$81 10000001 129	Serial IO – 1	R=RX W=TX

<< RC2014 RAM | RC2014 Innholdsfortegnelse >>